Family list 1 family member for: JP58028871 Derived from 1 application.

MANUFACTURE OF SILICON THIN FILM SEMICONDUCTOR DEVICE Publication info: JP58028871 A - 1983-02-19

Data supplied from the *esp@cenet* database - Worldwide

DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

01091471 **Image available**

MANUFACTURE OF SILICON THIN FILM SEMICONDUCTOR DEVICE

PUB. NO.: **58-028871** [JP 58028871 A]

PUBLISHED: February 19, 1983 (19830219)

INVENTOR(s): KOTAKE SHUSUKE

OANA YASUHISA

MUKAI NOBUO

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 56-125251 [JP 81125251]

FILED: August 12, 1981 (19810812)

INTL CLASS: [3] H01L-029/78; H01L-021/76; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass

Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS); R100 (ELECTRONIC MATERIALS -- Ion

Implantation)

JOURNAL: Section: E, Section No. 174, Vol. 07, No. 107, Pg. 65, May

11, 1983 (19830511)

ABSTRACT

PURPOSE: To make a gate insulating film thin and reduce a threshold voltage, by spreading a semiconductor island more than a conventional one and leaving a source, drain and gate electrodes and the lower part of the entire wiring continuous thereto in an island shape.

CONSTITUTION: A semiconductor thin film is formed on an insulating substrate 1, a conventional semiconductor island, a source, drain and gate electrodes and a part slightly larger than a region including a lead-out wiring are left as a new semiconductor island 2, other parts are removed by an etching, and next a gate insulating film 3 is formed. Then, oxygen or nitrogen is ion-implanted into parts 2' except for the operating region of the semiconductor film island being insulated. The ion implantation thereat is performed in several times by varying acceleration voltages, and thus

the semiconductor film is perfectly insulated from up to low.

(9) 日本国特許庁 (JP)

①特許出願公開

⑫ 公開特許公報(A)

昭58-28871

Mnt. Cl.3

H 01 L 29/78

識別記号

庁内整理番号 7377-5F 砂公開 昭和58年(1983)2月19日

21/76 27/12 8122—5 F 8122—5 F

発明の数 1 審査請求 未請求

(全 4 頁)

匈シリコン薄膜半導体装置の製造方法

②特

頭 昭56-125251

29出

百四56(1981)8月12日

砂発 明

小竹秀典

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

⑫発 明 者 小穴保久

者

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

砂発 明 者 向井信夫

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 則近憲佑

外1名

明 綳 밥

1. 発明の名称

シリコン海膜半導体装置の製造方法

2. 特許調氷の範囲

(2) FET 動作領域とそれにつながる配線の部分を 島状に残してシリコン輝膜をエッチングし、その 上にゲート絶縁膜を全面につけた後、FIT 動作領 域以外の島の領域に優素あるいは選案イオンを注 入する際に、まず絶縁膜とシリコンの界面すなわ

(1)

3. 発明の詳細な説明

本発明はシリコン海膜半導体装置の製造方法に 関する。

従来、ゲートとソース,ドレインが共に半海体 概順の上部に形成される MOS トランジスタは、第

--327---

排酬昭58-28871 (2)

1 図に示されるように、絶縁性悲板1上に、高状の半導体膜2を形成し、その金面を絶縁膜3で積い、ゲート絶縁腱とし、半導体の島を横切る形でゲート電極4を形成し、その上を金面に厚い絶縁膜5で積い、ソース、ドレイン、ゲートの各コンタクト部分6、7、8 で絶縁膜に穴をあけてコンタクトホールとし、この部分からそれぞれのポンディングパッドまで配領9、10、11を形成する方法で作製されていた。

しかしこの万法では半球体の場を概えてゲート 選優が形成されるので、ゲートと半球体との絶較 性を良くするためにゲート絶縁膜を呼くしなけれ ばならず、またゲート組模や各配線の段切れを防 ぐために、半球体膜を輝くし、その扇の側面は傾 斜させ、ゲート電機や配線も十分な脚さにしなけ ればならない。ゲート電板や配線を呼くするとしきい 電圧が高くなり、ゲート電板や配線を呼くすると、 正確な寸法の電機電線を形成することが難しくなる。 本発明はかかる事情に鑑みなされたものである。

(3)

すなわち、本発明では半導体の扇を従来のものよ

して絶縁化して配線と半導体の間に発生する静電 容胜を放少させた点である。したがって、作製工 程も従来のものとは異なってくる。まず絶縁性症 板1の上に半冰体な膜を形成し、第1間の半導体 の岛とソース。ドレイン、ゲートの電板と引き出 し配線を含めた領域よりも若干大きい部分を増2 図のように断たな半導体の扇2として強し、他の 部分をエッチングで除去し、次にゲート 絶缺膜3 をつける。そして半導体膜の胸の動作領域を除い た部分2分機器あるいは監案をイオン准入して絶 様化する。そのときのイオン注入は、 川速電圧を 変えて数国行ない、半導体膜の上から下までを完 全に絶縁化する。まず勝る図にボすように船縁脱 3とシリコンの界面、すなわち表面からゲート絶 緑膜 ti の深さの所にピークを有する加速化圧で 徴累イオンあるいは盥累イオンをピーク濃度が1 ×10^{21 cm-3} 以上になるドーメ量で註入し、そのと きの投影飛程の標準偏差を 1 としたとき、 2 回 目のイオン注入は、設面からは1+2の1の際さの所 化ピークを有する加速電圧で、ピーク機 促が 1× りも広げ、ソース・ドレイン・グートの観極とそれにつながる配線全体の下部も局状に残すようにした。とのようにすることにより、グート絶縁とそができる。また各電板や配線はすべて起ことができる。また各電板や配線切れを起ことがの上に形成されるので、段切れを起ことがのかなく、神く、寸法精度の良いをでかれてもとができる。ただ問題点は、配線とそので名とができる。ただ問題点は、配線とそので名とができる。ただ問題点は、配線とそので名との半導体との間に発生する静電をある。それはこのできないは、原さ数手入の半導体のでえて数回に分けて行ない、厚さ数千入の半導体しない。

以下図値を用いて本発明を詳細に説明する。第2図は本発明を採用した案子の構造を示している。第1図に示した従来の薄膜半導体装置と大きく異なるのは、ソース・ドレイン・ゲートの各配極と配線の下の部分を半導体の島の一部として残した点と、配線部分に酸素あるいは密素をイオン注入

14

10^{21 cm-3}以上になるドーズ位で行ない、そのときの投影が穏の標準偏差を o2 としたとき、 3 回目のイオン注入は、装面から ti+2o1+2o2の所にピークを有する加速地圧で、ピーク機度が 1×10^{21 cm-3}以上になるドーズ最で行ない、以下同様にして、半溥体機関の下面が最後のイオン注入のピークの裸さからその投影で観音の繁子作製工程は、従来の方法と同じで、ゲート電極 4 を形成し、その上を絶缺 8 5 で 複り。 次にコンタクトホール 6,7,8 をあけ、ソース、ドレインの 世極と配線及びゲートの配線を形成する。

る。

具体的な実施例な次のようにして行なわれた。 絶缺性劣仮としては坚さ 0.8 細、 5 0 ㎜ 角の 硼 珪酸 ガラスを用い、半導体按膜は、500℃の特質監理 でモノシラン (SiH4)をプラスマ分辨して得られた 厚さ6000名の名詞晶シリコンを用いた。ゲート 絶級腿はスパッタで蝋慣した厚さ770%の8102 膜を用いた。従来の方法だと腐さら000%の半溥 体の扇を腹り心は、少なくとも3000名のSiO2 を堆積しなければならなかったが、これが約 1/4 の躍さにできた。半沸体を絶縁化するには、前端 の条件を満たすように、 酸岩イオン (O^F) を1回目 は加速電圧 40KV でドーメ ほ 8.9×10^{15 cm-2} 、 2 回目は80KVで1.6×10^{16/30円2}、3回目は120KV で 2.1×10¹⁶ cm⁻²、4回目は190KVで2.9×10¹⁶ cm-2、5 同目は280KVで3.6×1016cm-2でイナン 往入した。この後厚さ1000Åのゲート電極4を Al で形成してからソース,ドレイン領娘にホウ ポイオン(B⁺)を加速電圧 100KVドーズ 賦 3×10 15~11-2 でイォン注入した。活性化のための熱処

(7)

は顕著をイオン花入した部分、 3 はゲート 絶縁版) に対してものではまる。

4. 図面の簡単な説明

湾1図は従来の海膜半減体皮配を示し、(a)は平面図、(b)は a - a′ 断面図、(c)は b - b′ 断面図、第 2 図は本発明の半導体皮質を示し、(a)は平面図、 (b)は a - a′ 断面図、(c)は b - b′ 近面図、 溶る図は 半減体をイオン北入で絶縁化するための条件を説明するための図、第4 図は本発明の他の実施例を 示し(a)は平面図、(b)は a - a′ 断面図、(c)は b - b′ 断面図である。図に於いて、

(1) … 絶縁性 病板、 2 … 半導体の腐、 2′ …半導体の腐のイオン 作入により 絶縁すされた 部分、 3 … ゲート 絶縁脱、 4 … ゲート 電極、 5 … 装面保護 利絶 縁膜、 6,7,8 … コンタクトホール、 9 … ソース 電極, 配線、 10 … ドレイン 電 極, 配線、 11 … ゲート 配線。

代理人 弁理士 則 近 夢 佑 (ほか1名) 型は5000の競業界明気中で1時間行をった。その後、共前を保護する絶縁膜5を厚さ60002のスパッタ法によるSiO2で形成し、コンタクトホールをあけた後、ソース,ドレインの程極と各配線を厚さ70002のAのAlで形成した。多論届シリコン膜堆積時には、SiH4に対しPII3を200ppm混ぜたガスを使用したので、得られた岩子は Pチャンネルのエンハンスメントタイプのものであった。大さ20μm幅100μmのゲートを有するFBTを存するFBTで比較した所、従来の構造のものに比べているではでは5V~10V減少し、ソース,ドレインの電流は3~5倍になった。また表面の凹凸が減少しているので岩子作製時の不良品の発生率は約50%減少した。

本語明はシリコン海膜半導体装置金般にあてはまり、多結晶だけでなく単結晶やアモルファスに対して有効である。また契施例以外の傳造、例えば第4回のような、ゲートとソース。ドレインの電板及び配線4を同時に形成する鴻造(1は絶縁性結仮、2は半導体海膜、21はそれの酸器あるい

(8)



